

AGC CIRCUIT

Publication number: JP10207424

Publication date: 1998-08-07

Inventor: OTSUKA MASAFUMI

Applicant: FUJITSU GENERAL LTD

Classification:

- international: H04N5/20; G09G3/28; H04N5/20; G09G3/28; (IPC1-7):
G09G3/28; H04N5/20

- European:


Application number: JP19970007203 19970120

Priority number(s): JP19970007203 19970120

[Report a data error here](#)

Abstract of JP10207424

PROBLEM TO BE SOLVED: To prevent the collapse of a high luminance part by controlling the amplitude of an input video signal to be within the dynamic range of an A/D conversion section. SOLUTION: Video signals of R, G and B from terminals 1a to 1c are amplified by amplifier sections 4a to 4c and impressed to voltage control amplifier sections 9a to 9c. A reference pulse generation section 5 generates a reference pulse having a required amplitude during blanking of the video signals, this reference pulse is synthesized into the video signal G or the like from the amplifier section 4b by a reference pulse synthesizing section 6, a peak is detected by a peak detecting section 7, this peak value is held by a peak holding circuit 8, the amplifying degrees of the voltage control amplifier sections 9a to 9c are controlled based on this peak value and exceeding of the dynamic range of A/D conversion sections 10a to 10c is prevented. Signals from the A/D conversion sections are processed by a signal processing panel driving section 11 and, by driving a PDP 12, the videos are displayed.



Family list1 family member for: **JP10207424**

Derived from 1 application

[Back to JP1020](#)**1 AGC CIRCUIT****Inventor:** OTSUKA MASAFUMI**Applicant:** FUJITSU GENERAL LTD**EC:****IPC:** H04N5/20; G09G3/28; H04N5/20 (+3)**Publication info:** **JP10207424 A** - 1998-08-07

Data supplied from the **esp@cenet** database - Worldwide

(19) 日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開平10-207424

(43)公開日 平成10年(1998)8月7日

(51) Int.Cl.⁶

識別記号

F I
G 0 9 G 3/28
H 0 4 N 5/20

K

審査請求 未請求 請求項の数11 Q.L. (全 5 頁)


(21)出願番号	特願平9-7203	(71)出願人	000006611 株式会社富士通ゼネラル 神奈川県川崎市高津区末長1116番地
(22)出願日	平成9年(1997)1月20日	(72)発明者	大塚 雅文 川崎市高津区末長1116番地 株式会社富士 通ゼネラル内

(54) 【発明の名称】 AGC回路

(57) 【要約】

【課題】 入力映像信号の振幅をA/D変換部のダイナミックレンジ以内になるように制御し、高輝度部のつぶれを防止する。

【解決手段】 端子1a～1cよりのR、G、Bの映像信号を增幅部4a～4cで増幅し、電圧制御増幅部9a～9cに印加する。基準パルス生成部5で映像信号のブランкиング期間中に所要の振幅の基準パルスを生成し、基準パルス合成部6で増幅部4bよりのG映像信号等に合成し、ピーク検波部7でピーク検波し、このピーク値をピークホールド回路8でホールドし、この信号に基づいて電圧制御増幅部9a～9cの増幅度を制御し、A／D変換部10a～10cのダイナミックレンジを越えないようとする。A／D変換部よりの信号を信号処理・パネル駆動部11で処理し、PDP12を駆動し映像を表示する。



【特許請求の範囲】

【請求項1】 映像信号をA/D変換部でデジタル信号に変換し、所要の信号処理を行い表示器をデジタル駆動するものにおいて、前記映像信号の振幅を検出する振幅検出部を設けると共に、前記A/D変換部の前段に入力映像信号を制御信号に基づき増幅度で増幅する電圧制御増幅部を設け、振幅検出部よりの信号に基づき前記電圧制御増幅部を制御するようにしたAGC回路。

【請求項2】 前記振幅検出部は、前記映像信号と同期した水平同期信号をトリガにして所要の振幅のパルスを生成する基準パルス生成部と、基準パルス生成部よりのパルスを映像信号のブランкиング期間に合成する基準パルス合成部と、基準パルス合成部よりの信号を検波するピーク検波部とからなる請求項1記載のAGC回路。

【請求項3】 前記映像信号は赤、緑および青に分離して入力され、前記電圧制御増幅部で赤、緑および青の各映像信号と同じ増幅度でそれぞれ増幅し、A/D変換部で赤、緑および青の各映像信号別にそれぞれ処理するようにした請求項1または請求項2記載のAGC回路。

【請求項4】 前記基準パルス合成部で基準パルス生成部よりのパルスを赤、緑または青の映像信号のうちの一つの映像信号に合成する請求項3記載のAGC回路。

【請求項5】 前記基準パルス合成部で基準パルス生成部よりのパルスを赤、緑および青の各映像信号のブランкиング期間にそれぞれ合成し、前記ピーク検波部で赤、緑および青の各映像信号別にそれぞれ検波すると共に、ピーク検波部の後段に赤、緑または青の信号の最大値を選択する最大値選択部を設け、最大値選択部よりの信号に基づいて前記電圧制御増幅部を制御するようにした請求項3記載のAGC回路。

【請求項6】 前記映像信号は輝度信号および2色差信号で入力され、前記基準パルス合成部で基準パルス生成部よりのパルスを輝度信号のブランкиング期間に合成し、前記電圧制御増幅部で輝度信号および各色差信号と同じ増幅度でそれぞれ増幅し、A/D変換部で輝度信号および各色差信号別にそれぞれ処理するようにした請求項1または請求項2記載のAGC回路。

【請求項7】 前記映像信号は輝度信号および色信号で入力され、前記基準パルス合成部で基準パルス生成部よりのパルスを輝度信号のブランкиング期間に合成し、前記電圧制御増幅部で輝度信号および色信号と同じ増幅度でそれぞれ増幅し、A/D変換部で輝度信号および色信号をそれぞれ処理するようにした請求項1または請求項2記載のAGC回路。

【請求項8】 前記基準パルス生成部で生成するパルスの振幅を設定する設定部を設け、入力映像信号の種類等に応じて基準パルスの振幅を設定するようにした請求項2、請求項3、請求項4、請求項5、請求項6または請求項7記載のAGC回路。

【請求項9】 前記ピーク検波部の後段にピーク検波部

よりの信号レベルを保持するピークホールド回路を設け、ピークホールド回路よりの信号に基づき前記電圧制御増幅部を制御するようにした請求項2、請求項3、請求項4、請求項5、請求項6、請求項7または請求項8記載のAGC回路。

【請求項10】 前記ピーク検波部の後段にピーク検波部よりの信号レベルを所要時間保持する時定数回路を設け、時定数回路よりの信号に基づき前記電圧制御増幅部を制御するようにした請求項2、請求項3、請求項4、請求項5、請求項6、請求項7または請求項8記載のAGC回路。

【請求項11】 入力映像信号が動画であるか静止画であるかを判別する動画・静止画判別部を設けると共に、前記ピーク検波部の後段に電圧制御増幅部の制御応答速度を制御する応答制御部を設け、動画・静止画判別部による動画の判別にて制御応答速度を遅くし、静止画の判別にて制御応答速度を早くするようにした請求項2、請求項3、請求項4、請求項5、請求項6、請求項7、請求項8、請求項9または請求項10記載のAGC回路。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明はAGC回路に係り、A/D変換部のダイナミックレンジを効果的に利用するように入力映像信号の増幅度を制御するものに関する。

【0002】

【従来の技術】PDP（プラズマディスプレイパネル）を用いる映像表示装置では、アナログの映像信号をデジタル信号に変換し、PDPに印加する。すなわち、図4に示す一例の如く、入力端子1a、1bおよび1cよりのアナログのR（赤）、G（緑）およびB（青）の映像信号を増幅器4a、4bおよび4cでそれぞれ増幅し、A/D変換部10a、10bおよび10cでそれぞれデジタル信号に変換し、信号処理・パネル駆動部11でPDPに表示するための所要の信号処理を行い、PDP12を駆動し、映像を表示する。ところが、入力映像信号の振幅には信号源によるばらつきがあり、信号振幅が大きく、A/D変換部のダイナミックレンジを越えた場合に高輝度部がつぶれる（階調が圧縮される）という問題があり、一方、振幅の小さい映像信号源の場合にA/D変換部のダイナミックレンジが効果的に利用されないという問題がある。

【0003】

【発明が解決しようとする課題】本発明はこのような点に鑑み、入力映像信号の振幅が大きい場合にA/D変換部のダイナミックレンジを越えず、かつ、入力映像信号の振幅が小さい場合にA/D変換部のダイナミックレンジを効果的に利用できるようにA/D変換部に入力する映像信号の振幅を制御することにある。

【0004】

【課題を解決するための手段】本発明は上述の課題を解決するため、映像信号をA/D変換部でデジタル信号

に変換し、所要の信号処理を行い、表示器をディジタル駆動するものにおいて、前記A/D変換部の前段に入力映像信号を制御信号に基づく増幅度で増幅する電圧制御増幅部を設けると共に、前記映像信号と同期した水平同期信号をトリガにして所要の振幅の基準パルスを生成する基準パルス生成部と、基準パルス生成部よりのパルスを前記映像信号のブランкиング期間に合成する基準パルス合成部と、基準パルス合成部よりの信号を検波するピーク検波部とを設け、ピーク検波部よりの信号に基づき前記電圧制御増幅部を制御するようにしたAGC回路を提供するものである。

【0005】

【発明の実施の形態】本発明によるAGC回路では、R(赤)、G(緑)およびB(青)の映像信号、あるいは輝度信号および色差信号(若しくは色信号)からなる映像信号を電圧制御増幅部に入力し、所要の増幅度で増幅し、A/D変換部でディジタル信号に変換し、信号処理・パネル駆動部でPDPに表示するための信号処理を行い、PDPを駆動し映像を表示する。映像信号と同期した水平同期信号をトリガにして基準パルス生成部で所要の振幅の基準パルスを生成し、このパルスを基準パルス合成部で入力映像信号に合成する。この信号をピーク検波部でピーク検波し、検波値をピークホールド回路若しくは時定数回路で所要時間保持し、電圧制御増幅部に印加し、出力される信号振幅がA/D変換部のダイナミックレンジに対応する振幅内になるように利得を制御する。

【0006】

【実施例】以下、図面に基づいて本発明によるAGC回路の実施例を詳細に説明する。図1は本発明によるAGC回路の一実施例の要部ブロック図である。図において、1a、1bおよび1cは映像信号入力端子で、R、GおよびBの映像信号を入力し、2は水平同期信号(HD)入力端子、3は垂直同期信号(VD)入力端である。4a、4bおよび4cは増幅部で、端子1a、1b、1cよりの映像信号を増幅する。5は基準パルス生成部で、端子2よりのHDをトリガにして映像信号のブランкиング期間に映像信号と同極性で所要の振幅の基準パルスを生成する。この基準パルスの振幅は、後述する電圧制御増幅部9a、9bおよび9cの出力信号の最大振幅をA/D変換部10a、10bおよび10cでリニアに処理可能な最大入力値(ダイナミックレンジ)以内となるように制御するための基準値である。6は基準パルス合成部で、基準パルス生成部5よりのパルスを増幅部4bよりの映像信号のブランкиング期間に合成する。7はピーク検波部で、基準パルス合成部6よりの信号をピーク検波する。8はピークホールド回路で、ピーク検波部7よりの信号レベルを次の信号入力までの間保持する。あるいは時定数回路によりピーク検波部7よりの信号を所要の時定数で積分するようにする。9a、9bおよび9cは電圧制御増幅部で、ピークホールド回路8

等よりの信号に基づく増幅度で増幅部4a、4b、4cよりの信号を増幅する。10a、10bおよび10cはA/D変換部で、電圧制御増幅部9a、9b、9cよりの信号をディジタル信号に変換する。11は信号処理・パネル駆動部で、A/D変換部10a、10bおよび10cよりの信号をPDP12に表示するための処理を行い、PDP12を駆動し映像を表示する。

【0007】図2は本発明によるAGC回路の他の実施例の要部ブロック図である。図において、21は基準パルス生成部で、端子2よりのHDをトリガにして映像信号のブランкиング期間に、制御部29よりの信号に基づく振幅で映像信号と同極性のパルスを生成する。22a、22bおよび22cは基準パルス合成部で、基準パルス生成部21よりのパルスを増幅部4a、4bおよび4cよりの映像信号のブランкиング期間にそれぞれ合成する。23a、23bおよび23cはピーク検波部で、基準パルス合成部22a、22bおよび22cよりの信号をそれぞれピーク検波する。24a、24bおよび24cはピークホールド回路で、ピーク検波部23a、23bおよび23cよりの信号レベルを次の信号が入力されるまで保持する。25は最大値選択部で、ピークホールド回路24a、24bまたは24cよりの信号の最大値を選択する。26はA/D変換部で、最大値選択部25よりの信号をディジタル信号に変換する。27は設定部で、入力映像信号の種類(静止画主体、動画主体等)に応じてモードを設定する。28はメモリ部で、各モード(静止画主体、動画主体)用に設定された制御データを記憶する。29は制御部で、メモリ部28より読出された制御データに基づいて基準パルス生成部21で生成するパルスの振幅を制御し、また、D/A変換部30を介し電圧制御増幅部9a、9bおよび9cの増幅度の追随速度を制御する。D/A変換部30は制御部29よりのデータをアナログ信号に変換する。その他の符号は図1と同じであるので説明を省く。

【0008】次に、本発明によるAGC回路の動作を説明する。図1の場合、R、G、Bの映像信号は入力端子1a～1cより入力し、それぞれ増幅部(バッファアンプ)4a～4cで増幅し、電圧制御増幅部9a～9cに入力する。基準パルス生成部5は、端子2よりのHDをトリガにし、映像信号のブランкиング期間の位置に、映像信号と同極性で、A/D変換部10a～10cのダイナミックレンジに対応する振幅のパルスを生成する。このパルスを基準パルス合成部6に入力し、図3に示すように、増幅部4bよりのG(RまたはBとしてもよい)の映像信号のブランкиング期間に合成し、ピーク検波部7でピーク検波する。検波値は、映像信号の最大振幅が図3(イ)のように基準パルスより大きい場合は映像信号の最大振幅となり、映像信号の振幅が基準パルスより小さい図3(ロ)の場合は基準パルスの振幅となる。ピーク検波部7よりの信号レベルをピークホールド回路8で次の検波値が入力されるまで保持し、あるいは時定数回路により所要

の時定数で積分し、これらの信号を電圧制御増幅部9a～9cの各制御端子に印加し、制御端子の電圧に基づく同一の増幅度で増幅部4a～4cよりの信号をそれぞれ増幅する。すなわち、電圧制御増幅部9a～9cに図3(イ)または(ロ)の映像信号が入力した場合、(イ)の場合は映像信号の最大振幅(ピーク値)が検出され、基準パルスの振幅との差が演算され、この差信号に基づいて電圧制御増幅部9a～9cに増幅度を下げるよう作用し、結果としてA/D変換部10a～10cのダイナミックレンジ内に入る振幅となるように制御される。また、(ロ)の場合は、ピーク検波値は基準パルスの振幅となることから設定の増幅度で電圧制御増幅部9a～9cを制御することとなる。電圧制御増幅部9a～9cよりの信号はA/D変換部10a～10cでデジタル信号に変換され、信号処理・パネル駆動部11に入力し、PDP12に表示するための信号処理を行い、PDP12を駆動し映像を表示する。

【0009】なお、映像信号が輝度信号および色差信号に分離して入力される場合、端子1bより輝度信号を、端子1aよりB-Y色差信号、端子1cよりR-Y色差信号をそれぞれ入力し、基準パルス生成部5よりのパルスを増幅部4bよりの輝度信号に合成する。そして、A/D変換部10a～10cよりの輝度信号および色差信号に基づいて信号処理・パネル駆動部11でR、GおよびBの3映像信号にマトリクスし、PDP12を駆動する。また、映像信号が輝度信号および色信号に分離して入力される場合は端子1bより輝度信号を、端子1a(または1c)より色信号をそれぞれ入力し、基準パルス生成部5よりのパルスを増幅部4bよりの輝度信号に合成する。そして、A/D変換部10a～10cよりの輝度信号および色信号に基づいて信号処理・パネル駆動部11でR、GおよびBの3映像信号にマトリクスし、PDP12を駆動する。

【0010】図2の場合、設定部27で入力映像信号の種類に応じてモード(静止画主体=パーソナルコンピュータ画像等、動画主体=テレビジョン映像等)を設定する。メモリ部28に予めこれら各モード用に設定された制御データを記憶しておき、設定部27よりの信号にて制御部29を介しメモリ部28より相応する制御データを読出し、このデータに基づき、基準パルス生成部21で生成する基準パルスの振幅を制御する。生成された基準パルスは基準パルス合成部22a～22cに入力し、増幅部4a～4cよりの映像信号のブランкиング期間にそれぞれ合成し、ピーク検波部23a～23cでそれぞれピーク検波し、ピークホールド回路24a～24cにより次の検波値が入力されるまでこの値を保持し、これらの中から最大値選択部25で最大値を選択し、A/D変換部26でデジタルデータに変換し、制御部29にて、A/D変換部26よりのデータの変化に対する追隨速度を設定部27で設定したモードに相応する値(動画モードでは追隨速度を早め、静止画モードでは遅らせる等)とし、D/A変換部30でアナログ信号に変換し、電圧制御増幅部9a～9cに印加し、相応す

る利得(電圧制御増幅部9a～9cで同一利得)となるよう制御する。電圧制御増幅部9a～9cよりの信号はA/D変換部10a～10cでデジタル信号に変換され、信号処理・パネル駆動部11に入力し、PDP12に表示するための信号処理を行い、PDP12を駆動し映像を表示する。

【0011】上記基準パルスの振幅(設定部27で設定する)は、例えば、増幅部4a～4cの出力端の映像信号のばらつき範囲が0.8V～1.2Vp-pで、A/D変換部10a～10cのダイナミックレンジが1Vp-pとすると、入力映像信号が動画の場合は基準パルスを0.8Vとし、ピーク検波部23a～23cの出力が0.8VのときA/D変換部10a～10cの入力信号のピーク値が1.0Vとなるように電圧制御増幅部の利得を設定(制御)すれば入力のばらつき範囲で常にPDPで最大輝度が得られ、また、入力映像信号が静止画の場合は基準パルスを1.1V～1.2Vとし、ピーク検波部23a～23cの出力が1.1V～1.2VのときA/D変換部10a～10cの入力信号のピーク値が1.0Vとなるように設定することにより、PDPを最大輝度でできない場合も生ずるが、利得の変動を小さくでき、映像を見やすくすることができる。

【0012】

【発明の効果】以上に説明したように、本発明によるAGC回路によれば、入力映像信号の振幅が映像信号に附加した基準パルスの振幅より大きい場合は最大振幅がA/D変換部のダイナミックレンジを越えないように映像信号の最大振幅に応じて電圧制御増幅部の利得を制御し、入力映像信号の振幅が基準パルスより小さい場合は基準パルスの振幅を基準にして利得を制御するものであるから、映像信号の振幅が大きい場合の高輝度部のつぶれを防止し、かつ、映像信号の振幅が小さい場合にA/D変換部のダイナミックレンジを効果的に利用することができる。

【図面の簡単な説明】

【図1】本発明によるAGC回路の一実施例の要部ブロック図である。

【図2】本発明によるAGC回路の他の実施例の要部ブロック図である。

【図3】基準パルスを合成した映像信号の波形の例である。

【図4】従来のAGC回路の一例である。


【符号の説明】

- 1a、1b、1c 映像信号入力端子
- 2 水平同期信号(HD)入力端子
- 3 垂直同期信号(VD)入力端子
- 4a、4b、4c 増幅部
- 5、21 基準パルス生成部
- 6、22a、22b、22c 基準パルス合成部
- 7、23a、23b、23c ピーク検波部
- 8、24a、24b、24c ピークホールド回路
- 9a、9b、9c 電圧制御増幅部


- 10a、10b、10c、26 A/D変換部
 11 信号処理・パネル駆動部
 12 PDP
 25 最大値選択部

- 27 設定部
 28 メモリ部
 29 制御部
 30 D/A変換部


【図1】



【図3】



【図2】



【図4】

